Modul 2

[menuju akhir]
[KEMBALI KE MENU SEBELUMNYA]

DAFTAR ISI

1. Tujuan

2. Alat dan Bahan

3. Dasar Teori

4.Hardware

5.Prosedur Percobaan

6. Analisa

7. Rangkaian Simulasi

8. Video

9. Link Download 

1. Tujuan [kembali]

1. Mengecek operasi logika dari counter asynchron dan counter synchron.
2. Memahami prinsip kerja dan aplikasi dari sebuah Counter 
3. Memahami prinsip kerja dari Shift Register dan sevent segment 
4. Mengetahui aplikasi dari Shift Register dan Seven Segment

2. Alat dan Bahan [kembali]

1. Panel DL 2203D 
2. Panel DL 2203C 
3. Panel DL 2203S 
4. Jumper

3. Dasar Teori [kembali]

COUNTER

Counter adalah sebuah rangkaian sekuensial yang mengeluarkan urutan statestate tertentu, yang merupakan aplikasi dari pulsa-pulsa inputnya. Pulsa input dapat berupa pulsa clock atau pulsa yang dibangkitkan oleh sumber eksternal dan muncul pada interval waktu tertentu. Counter banyak digunakan pada peralatan yang berhubungan dengan teknologi digital, biasanya untuk menghitung jumlah kemunculan sebuah o kejadian/event atau untuk menghitung pembangkit waktu. Counter yang mengeluarkan urutan biner dinamakan Biner Counter. Sebuah n-bit binary counter terdiri dari n buah flip-flop, dapat menghitung dari 0 sampai 2n - 1 . Counter secara umum diklasifikasikan atas counter asyncron dan counter syncronous.

a. Counter Asyncronous
Counter Asyncronous disebut juga Ripple Through Counter atau Counter Serial (Serial Counter), karena output masing-masing flip-flop yang digunakan akan bergulingan (berubah kondisi dan “0” ke “1”) dan sebaliknya secara berurutan atau langkah demi langkah, hal ini disebabkan karena hanya flipflop yang paling ujung saja yang dikendalikan oleh sinyal clock, sedangkan sinyal clock untuk flip-flop lainnya diambilkan dan masing-masing flipflop sebelumnya.

b. Counter Syncronous
Counter syncronous disebut sebagai Counter parallel, output flip-flop yang digunakan bergulingan secara serempak. Hal mi disebabkan karena masingmasing flip- flop tersebut dikendalikan secara serempak oleh sinyal clock.

Shift register

 Register geser (shift register) merupakan salah satu piranti fungsional yang banyak digunakan dalam sistem digital. Tampilan pada layar kalkulator dimana angka bergeser ke kiri setiap kali ada angka baru yang diinputkan menggambarkan karakteristik register geser tersebut. Register geser ini terbangun dari flip-flop. Register geser dapat digunakan sebagai memori sementara, dan data yang tersimpan didalamnya dapat digeser ke kiri atau ke kanan. Register geser juga dapat digunakan untuk mengubah data seri ke paralel atau data paralel ke seri. Ada empat tipe register yang dapat dirancang dengan kombinasi masukan dan keluaran dan kombinasi serial atau paralel :
1. Serial in serial out (SISO)
Pada register SISO, jalur masuk data berjumlah satu dan jalur keluaran juga berjumlah satu. Pada jenis register ini data mengalami pergeseran, flip flop pertama menerima masukan dari input, sedangkan flip flop kedua menerima masukan dari flip flop pertama dan seterusnya.
2. Serial in paralel out (SIPO)
Register SIPO, mempunyai satu saluran masukan saluran keluaran sejumlah flip flop yang menyusunnya. Data masuk satu per satu (secara serial) dan dikeluarkan secara serentak.Pengeluaran data dikendalikan oleh sebuah sinyal kontrol. Selama sinyal kontrol tidak diberikan, data akan tetap tersimpan dalam register.
3. Paralel In serial Out (PISO)
Register PISO, mempunyai jalur masukan sejumlah flip flop yang menyusunnya, dan hanya mempunyai satu jalur keluaran. Data masuk ke dalam register secara serentak dengan di kendalikan sinyal kontrol, sedangkan data keluar satu per satu (secara serial).
4. Paralel In Paralel Out (PIPO)
Register PIPO, mempunyai jalur masukan dan keluaran sesuai dengan jumlah flip flop yang menyusunnya. Pada jenis ini data masuk dan keluar secara serentak.

Seven segment

Piranti tampilan modern disusun sebagai pola 7-segmen atau dot matriks.Jenis 7-segmen, sebagaimana namanya, menggunakan pola tujuh batang yang disusun membentuk angka 8 seperti ditunjukkan pada gambar 3.1.Menurut kesepakatan, huruf-huruf yang diperlihatkan dalam Gambar 3.1 ditetapkan untuk menandai segmen-segmen tersebut. Dengan menyalakan beberapa segmen yang sesuai akan dapat diperagakan digit-digit dari 0 sampai 9, juga bentuk huruf A sampai F (dimodifikasi).

Sinyal input dari switches tidak dapat langsung dikirimkan ke peraga 7-segmen, sehingga harus menggunakan decoder BCD ke 7-segmen sebagai antar muka. Decoder ini terdiri dari gerbang-gerbang logika yang masukannya berupa digit BCD dan keluarannya berupa saluran-saluran untuk mengemudikan tampilan 7-segmen.

4. Hardware [kembali]  

5. Prosedur Percobaan [kembali]

Synchronous binary counter

Prosedur Percobaan

1. Rangkai rangkaian seperti gambar dibawah ini

Gambar 2.7 Rangkaian percobaan Synchronous binary counter

2. Variasikan switch pada rangkaian sesuai dengan kondisi yang ada pada jurnal.

3. Cek dan catat output yang terjadi melalui LED ke jurnal

4. Matikan power supply dan rangkai rangkaian seperti gambar berikut dan ulangi perintah 2 dan 3

Gambar rangkaian percobaan pada aplikasi multisim

6. Analisa [kembali]

Percobaan 2

Rangkaian percobaan 2

Jurnal percobaan 2a

Jurnal percobaan 2b

Simulasi asyncronus binary counter a

Analisa

         Pada percobaan ini, simulasi dilakukan untuk melihat keluaran dari rangkaian asyncronus binary counter. Dengan input B0, B1, B2, B3, B4, dan B5 yang divariasikan sesuai dengan jurnal di atas dan terhubung dengan dua clock. Sesuai dari prinsip input/output pada asyncronus binary counter, masukan yang diinputkan tidak serempak atau tidak sinkron. Sinkron atau tidaknya masukan tersebut dapat dilihat pada keluarannya saat kita mensimulasikan rangkaian asyncronus binary counter. Pada percobaan 2a pada baris ketiga, terlihat (jurnal dan video)  keluaran keduanya adalah random. Tetapi, itu tidak menandakan bahwa keluarannya sinkon karena urutan dari masing-masing keluaran juga harus diperhatikan. Dapat kita lihat pada video simulasi, dengan keadaan yang ada pada baris ketiga (percobaan 2a) keluaran dari kedua indikartor (probe) sama-sama random, tetapi urutan dari kedua keluaran tersebut tidak sama atau dengan kata lain keluarannya tidak sinkron. Pada percobaan 2b dari baris ketiga sampai dengan baris ketujuh, keluaran pada kedua indikator sama-sama bersifat up counter, namun dapat kita lihat (pada video percobaan 2b) bahwa urutan keluaran dari kedua indikator berbeda atau dengan kata lain dapat disimpulkan bahwa keluarannya tidak sinkron.

Percobaan 5

Gambar rangkaian percobaan 5

Jurnal percobaan 5

Simulasi seven segmen

Analisa

Percobaan ini yaitu percobaan decoder BCD seven segment. Pada gambar rangkaian di atas terdapat BI/BRO, RBI, dan LT yang diberi nilai high dari awal sampai akhir. Pemberian nilai tersebut merupakan hal yang disengaja bukan pemberian nilai acak. Berikut adalahpenjelasan tentang ketiga bagian tersebut.
LT' , Lamp Test, berfungsi untuk mengeset display, bila diberi logika ‘0’ maka semua keluaran dari IC ini akan berlogika 0. Sehingga seven segment akan menunjukkan angka delapan (8).

BI'/RBO' , Blanking Input/Row Blanking Output, berfungsi untuk mematikan keluaran dari IC. Bila diberi logika “0” maka semua keluaran IC akan berlogika “1” dan seven segment akan mati.
RBI' , Row Blanking Input, berfungsi untuk mematikan keluaran dari IC jika semua input berlogika “0”. Bila diberi logika “0”, diberi logika “1” dan diberi logika “0” maka semua keluaran IC akan berlogika “1” dan seven segment akan mati.

Apabila ketiga bagian tersebut telah disesuaikan maka proses dekoder dapat dilakukan sesuai nilai yang diinginkan dengan menerjemahkan bilangan biner (4 bit) ke bilangan desimal. Terlihat pada video simulasi, nilai-nilai yang diinputkan merupakan bilangan biner (yang pembacaan inputannya dibalik, contoh : inputannya yaitu, 1000 maka pembacaannya yaitu 0001) yang akan diterjemahkan kebilangan desimal, yang ditampilkkan pada seven segmen. Cara mengkonversi bilangan biner ke desimal adalah dengan mengalikan satu-satu bilangan dengan 2 (basis biner) pangkat 0 atau 1 atau 2 dst . Hasil terjemahannya yaitu sebagai berikut :
Biner           desimal
0000            0
0001            1
0010            2
0011            3
0100            4
0101            5
0110            6
0111            7
1000            8
1001            9

7. Simulasi Rangkaian [kembali]

 8. Video Simulasi Rangkaian [kembali]

 9. Link Download [kembali]  
Download Rangkaian

[menuju awal]